开发者发布内嵌 RISC-V CPU 的实验模型 Qwenputer
热点事件持续更新
开发者发布内嵌 RISC-V CPU 的实验模型 Qwenputer
1 篇报道1 个报道来源1 小时前更新
先了解这件事
AI 综述
开发者 Divyansh Agrawal 于 10 月 22 日发布实验性模型 Qwenputer，基于阿里 Qwen3.5-4B 构建，将 RISC-V RV32IM 指令集编译进模型权重，并利用门控 DeltaNet 内部状态充当 RAM，使大语言模型无需调用 Python 等外部工具即可执行程序和精确计算。 项目已在 Hugging Face 和 GitHub 开源，可在配备 24GB 显存的单张 GPU 上运行；但运行需要专用驱动，不能像普通大模型那样直接加载。
AI 根据报道生成 · 55 分钟前更新
最新进展10月30日 14:12
开发者基于 Qwen3.5-4B 发布 Qwenputer，在模型内实现 RISC-V CPU 精确计算报道时间线
沿着报道，了解事件的不同侧面。
10月30日
- IT之家开发者基于 Qwen3.5-4B 发布 Qwenputer，在模型内实现 RISC-V CPU 精确计算
开发者 Divyansh Agrawal 于 10 月 22 日发布实验性模型 Qwenputer，基于阿里 Qwen3.5-4B 构建，将 RISC-V RV32IM 指令集编译进模型权重，并利用门控 DeltaNet 内部状态充当 RAM，使大语言模型无需调用 Python 等外部工具即可执行程序和精确计算。
本事件热度走势
还没有足够的连续观测数据，暂不绘制趋势。